Subsistemas digitales
1. Fundamentos del diseño en el Nivel de Transferencia entre Registros (RTL)
1.1. Sistemas digitales y niveles de abstracción
1.2. Estructura de un sistema digital en el nivel RT: ruta de datos y control
1.3. Arquitecturas de propósito general: el microprocesador
1.4. Arquitecturas de aplicación específica. Aceleración hardware
2. Evaluación y optimización del diseño (I)
2.1. Estimación del área
2.2. Estimación del retardo
2.2.1. Análisis y modelado del retardo
2.2.2. Restricciones temporales
2.2.3. Static Timing Analysis (STA)
2.3. Optimización del diseño en el nivel lógico para área y prestaciones
2.3.1. Optimización en el nivel lógico
2.3.2. Technology mapping
2.3.3. Estrategias de optimización
2.4. Optimización del diseño en el nivel RT para área y prestaciones
2.4.1. Implementación serie
2.4.2. Implementación paralela
2.4.3. Implementación segmentada
2.4.4. Retemporización
3. Síntesis de Alto Nivel (HLS)
3.1. Fundamentos de la Síntesis de Alto Nivel
3.2. Análisis de flujo de datos
3.3. Planificación (Scheduling)
3.3.1. Planificación con restricciones temporales
3.3.2. Planificación con recursos limitados
3.4. Asignación y vinculación de recursos (Allocation & Binding)
3.5. Rendimiento del sistema e interfaces
3.6. Ejemplos de aplicación
4. Evaluación y optimización del diseño (II)
4.1. Estimación del consumo
4.1.1. Análisis y modelado del consumo
4.1.2. Técnicas de estimación del consumo
4.2. Optimización del diseño para bajo consumo
4.2.1. Dynamic Voltage & Frequency Scaling (DVFS)
4.2.2. Arquitecturas DVFS
4.2.3. Técnicas de reducción del consumo al nivel RT y lógico
4.2.4. Inhibición del reloj (Clock gating)
4.2.5. Gestión dinámica del consumo
4.3. Consideraciones sobre el reloj
4.3.1. Generación del reloj: PLLs
4.3.2. Distribución del reloj
4.3.3. Interacción entre dominios de reloj. Metaestabilidad
5. Síntesis de Alto Nivel con Vivado HLS
5.1. Introducción
5.2. Creación de proyectos, validación y síntesis
5.3. Directivas de optimización
5.4. Bucles
5.4.1. Desenrollado de bucles
5.4.2. Segmentación de bucles
5.5. Vectores y matrices
5.6. Tipos de datos y precisión en bits
5.6.1. Tipos de datos de C/C++
5.6.2. Tipos de datos con precisón en bits
5.6.3. Modos de cuantización y desbordamiento
5.6.4. Soporte a punto flotante
5.7. Optimización del uso de recursos
5.8. Interfaces
5.8.1. Señalización básica y handshaking
5.8.2. Protocolos de E/S con memorias: RAM y FIFO
5.8.3. Protocolos de E/S por bus
5.9. Ejemplos de aplicación
Subsistemas analógicos
1. Introducción.
2. Filtros activos en tiempo continuo.
2.1. Conceptos básicos. Tipos de Filtros Electrónicos.
2.2. Síntesis de Filtros..
2.3. Filtros de Primer Orden.
2.4. Filtros de Segundo Orden.
2.5. Aplicaciones y Ejemplos.
3. El ruido en los circuitos electrónicos
3.1. Introducción.
3.2. Señales Aleatorias en el Dominio del Tiempo.
3.3. Señales Aleatorias en el Dominio de la Frecuencia.
3.4. Tipos de ruido.
3.5. Modelado de ruido en componentes electrónicos.
3.6. Ruido muestreado.
4. Circuitos de muestreo y retención. Multiplexores analógicos
4.1. Problema a resolver.
4.2. Aspectos básicos de operación.
4.3. Implementación básica.
4.4. Inyección de carga.
4.5. Incertidumbre de apertura.
4.6. Circuitos prácticos y aplicaciones.
5. Circuitos de Capacidades Conmutadas
5.1. Elementos de un circuito de capacidades conmutadas
5.2. Integrador básico
5.3. Integrador insensible a capacidades parasitas con retardo
5.4. Integrador insensible a capacidades parasitas sin retardo
5.5. Sumadores y etapas de ganancia
5.6. Filtros de primer y segundo orden en tiempo discreto
6. Circuitos de conversión de datos
6.1. Ruido de cuantificador de un cuantificador uniforme
6.2. Parámetros estáticos de un conversor A/D y D/A, errores estáticos, INL y DNL.
6.3. Parámetros dinámicos. SNR, SNDR, SFDR, rango dinámico y ENOB.
6.4. Convertidores D/A por red de resistencias
6.5. Convertidores D/A con fuentes de corriente
6.6. Convertidores D/A con condensadores conmutados
6.7. Convertidores con redes R-2R
6.8. Convertidores A/D de integración (rampa, doble rampa)
6.9. Convertidores A/D de tipo aproximaciones sucesivas (SAR)
6.10. Convertidores A/D tipo pipe-line
6.11. Convertidores A/D tipo flash
7. Sobremuestreo y conformación de ruido
7.1. Concepto de sistemas sobremuestreados
7.2. Principio de conformación de ruido (Noise Shaping)
7.3. Moduladores sigma-delta de 1º y 2º orden
7.4. Implementación de conversores A/D sobremuesteados
7.5. Implementación de conversores D/A sobremuesteados
8. Circuitos de codificación temporal
8.1. Tipos de sintetizadores de frecuencia
8.2. Ecuaciones dinámicas de un bucle de control de fase (PLL)
8.3. Elementos de un PLL: Comparadores de fase, VCO tipo LC, divisores programables
8.4. Sintetizadores DDS
8.5. Osciladores en anillo. Conversores Tiempo a Digital (Time to Digital Converters)
8.6. Sintetizadores con PLL digitales
